XC7Z020 一颗带 Arm 核的 Zynq 做推理

XC7Z020 处在 MCU、纯 FPGA 和应用处理器之间。它把 Arm 处理器和可编程逻辑放在同一器件里，适合传感器采集、接口处理、控制和推理边界都需要靠近的设计。

选型时要把它当作一个小型处理系统。Arm 侧负责启动、驱动、通信和协调，fabric 侧负责高速采集、接口桥接、固定时序或小型加速路径。

先确定软件和 fabric 的分工

Arm 侧适合控制流、驱动、通信和更新逻辑；fabric 侧适合并行采集、固定时序、流式流水线和定制接口。

推理路径通常包含传感器采集、特征准备和模型执行。哪些任务在软件里，哪些任务进 fabric，应由带宽、延时、内存和模型变化频率决定。

一起审查传感器和主机接口

Zynq 常用于接口也是架构问题的场景。Camera、ADC、LVDS、编码器或自定义总线可能需要 processor 很难稳定处理的时序。

主机链路也要一起看。数据采得再快，如果 Ethernet、USB、显示或模块接口用不出去，瓶颈只是换了位置。

把 DDR、配置和启动当成一条路径

XC7Z020 设计通常依赖外部 DDR。走线、端接、时钟、电源和长度匹配都属于选型风险，而不是后续小细节。

启动介质、配置存储、模式脚、JTAG、复位和电源时序决定板子能否从更新失败或生产故障中恢复。

电源轨需要实测余量

Zynq 板有核心、I/O、DDR、辅助电源和周边传感器/主机电源。电流会随软件负载、fabric 利用率、内存流量和接口活动变化。

测量要覆盖启动、空闲、采集、fabric 处理、内存访问和主机传输，并保留 bitstream、软件版本和测试输入。

保持软硬件构建可复现

硬件设计、约束、bitstream、启动镜像、驱动、固件版本和模型流水线都要可复现。依赖本地工具状态的结果不适合进入选型记录。

时序报告必须带真实约束。时钟、跨域、输入输出延时和 false path 都要明确，否则通过报告也可能掩盖关键路径。

最终检查

批准 XC7Z020 前，要确认软硬件分工、传感器路径、主机路径、内存、启动、电源、时序、热余量和调试路径。

当 Arm 和 fabric 分别解决清楚的问题时，这颗 Zynq 才值得放进产品架构。若证据不足，仍应留在验证阶段。