SMF05C 用于多路数据线的静电保护阵列

控制器通过一根电缆引出五路低速信号时，独立保护器可能比控制器本身占用更多板面积。SMF05CT1G 将五个单向保护结集成在六端 SC-88 封装中，共用一个阳极。在信号均为对地正电压、源阻抗和边沿时序允许的情况下，这种结构适合紧凑的接口。若五路线属于不同参考域，或其中包含电容余量很小的高速接口，就不能仅为节省空间而采用它。

以带有多路数字输入及一根地线的外部控制面板为例，阵列可将五路保护集中放在面板连接器附近，而各路串联电阻保留在接收器一侧。电缆屏蔽、滤波和接收 IC 的输入限制仍需分别设计。五路这个数量只是起点；公共回路以及最大 130 pF 的线对地电容，才决定这个封装是否真正适合电路。

从 2 脚公共阳极开始核对

官方引脚表规定 2 脚为公共阳极，1、3、4、5、6 脚分别为五个独立阴极。2 脚连接所选本地回路，每个阴极连接自己的受保护信号，五条信号必须保持互不短接。它不是五通道串联滤波器，公共端也不是导向电源轨的二极管网络所用的供电端。

某根线上出现正向瞬态时，该路结进入反向雪崩，将电流分流到公共阳极；出现负向电压时，同一个结向该信号线正向导通。因此这是单向线对回路保护，不是能够容许较大正常负电压的双向抑制器。双极性模拟输出、RS-232 导线或属于另一接地域的线路，即使正峰值低于 5 V，也必须另外评估。

分配焊盘前应确认制造商图中的顶视方向。六脚外形可能用于公共阴极、轨到轨导向、独立二极管对或晶体管阵列等完全不同电路。符号旋转或映射错误可能把信号接到公共端，或把某个信号阴极接地。这样的板在静电试验前就可能表现为输入持续低电平，或通道之间出现意外耦合。

5 V 工作电压不等于 5 V 逻辑钳位

精确型号 SMF05CT1G 的反向工作电压为 5 V，1 mA 下击穿范围为 6.2 至 7.2 V。在规定的 8/20 µs 波形下，5 A 时最大钳位电压为 9.8 V，8 A 时为 12.5 V。工作电压、击穿电压和大脉冲电流下残余电压回答的是不同问题，没有任何一项意味着静电期间接收输入始终低于 5 V。

因此，不能仅因 3.3 V 微控制器的正常电平低于阵列工作电压，就宣称它已经得到保护。应把阵列和串联阻抗之后的残余波形，与输入瞬态耐受及允许注入电流比较。小串联电阻能限制流向内部钳位的电流，却也会减慢边沿，并与漏电流一起产生电压误差。依赖接收器内部输入结构吸收剩余应力之前，必须取得其制造商依据。

标称 5 V 接口同样需要考虑电源公差和信号过冲。标称值并不能保证所有持续高电平都低于 5 V 保护工作上限。如果真实高态高于规定范围，应选留有运行余量的保护电压，再检查其更高的残余电压是否适合接收端。提高工作电压只解决协调问题的一侧。

节省面积需要支付电容代价

该型号在零反向偏置、1 MHz 下的线对地电容为典型 80 pF、最大 130 pF。筛选时序余量时采用 130 pF，并叠加电缆、PCB 和接收输入电容。结电容随偏置变化，不能用某一条件下的典型值替代最坏条件估算。单封装五路可以省位置，却不等于五个几乎不可见的负载。

对于采用 4.7 kΩ 上拉的开漏信号，仅新增的 130 pF 就产生约 611 ns 的 RC 时间常数。一阶模型的 10% 至 90% 上升时间约为其 2.2 倍，即 1.34 µs。此计算未包含原有电容，只用于初筛，但足以说明为何看似很慢的开漏接口，装上静电阵列后也会丢失时序余量。

把上拉降到 1 kΩ，可把这部分时间常数降至 130 ns，相应上升时间约为 286 ns，同时会增加低电平灌电流。3.3 V 下，不计输出低电压时理想电流已达 3.3 mA。应检查驱动器灌电流额定值、VOL 要求和功耗预算，不能把加强上拉当作没有代价的修正。如果这些成本不可接受，改用低电容保护器可能更简单。

推挽控制线源阻抗可能小得多，相应 RC 延迟也更短，但这仍不构成对高速串行时钟、USB 或射频线路的批准。应按实际接口检查转换要求和完整频率响应；更新率低的信号也可能具有很快的电气边沿。选用 SMF05CT1G 的依据应是已验证的时序预算，而不是连接器恰好露出五个触点。

五路回流不能穿过敏感参考点

阵列靠近外部连接器，每路信号应在进入较长内部走线前先经过保护连接点，然后继续前往接收器；必要分支应尽量短。公共阳极以短宽路径和附近过孔连接规定回路。把保护器放在板中间可能便于布线，却会让放电电流先穿过最敏感区域。

公共阳极的非零回路阻抗也会耦合五路信号。某一导线受冲击时，公共连接点相对接收器地会移动，原本安静的输入也可能被扰动。不能为了填满通道而把互不相关的隔离域混在同一阵列，也应避免公共回路经过高分辨率传感器输入的地参考。五路线真正属于同一电气域时，公共阳极器件的紧凑优势才成立。

一个简化算例是：公共回路若有 3 nH 电感，电流变化率为 1 A/ns，则参考点会产生 3 V 跳变。它是布局假设计算，不是 SMF05CT1G 的测量规格，却能解释为什么只冲击一个触点，多路输入也会同时跳变。缩小公共环路、将干扰回路与敏感参考分开，可以直接解决耦合；延长固件去抖时间只能隐藏部分表面症状。

未使用的阴极不需要人为接入信号。除非应用电路另有明确依据，未使用通道保持不连接，并避免在其上保留长铜支线。没有制造商明确支持时，不得通过并联通道宣称成倍脉冲能力。单片阵列与公共连接不能证明任意同步冲击下的能量额定值可以独立相加。

电阻位置取决于需要限制哪一段电流

并联保护点之后的串联电阻可以限制进入接收器的残余电流，但不能像保护点之前的阻抗那样减少从电缆流入阵列的电流。其阻值必须同时满足瞬态协调与正常时序。如果电阻放在阵列之前，则会分担外部脉冲，应按电压、脉冲能量及失效行为选型，而不能只看持续功率。

数字输入需要将接收漏电、电阻公差和上下拉网络代入高低电平余量；模拟输入则应把漏电换算为测量误差。例如，保守预算中 5 µA 经过 10 kΩ 会产生 50 mV。阵列的最大 5 µA 漏电对应 5 V 及表中温度条件，不能假设所有偏置和温度下都保持相同。精密输入即使带宽不高，也可能需要其他保护方式。

启动时还有一个常见情况：控制器电源关闭，外部面板仍驱动信号。此阵列接到地而不是供电轨，并不能自动阻止接收器内部二极管向控制器反向供电。应检查断电输入规格及每路串联电阻中的电流路径。如果系统不允许该状态，需要通过适当接口或电源时序解决；五线保护器不是电源域隔离器。

脉冲标称值必须对应真实暴露条件

资料给出 8/20 µs 下 100 W 峰值脉冲耗散，以及 IEC 61000-4-2 的 15 kV 空气放电、8 kV 接触放电等级。这些是带具体试验条件的器件级说明，不是整机认证，也不保证任意电缆浪涌，更不是 SC-88 可持续散热 100 W。带连接器的产品仍需连同外壳、回流路径及真实接收电路进行验证。

9.8 V 和 12.5 V 钳位数值同样保留 8/20 µs 条件。快速静电会叠加封装与板级电感电压，使初始峰值更高。测量带宽与参考方式应适合该瞬态，并观察受保护接收端子。如果只看阵列端波形，通往接收器的长走线贡献的电压可能被遗漏。

对重复干扰或更大能量的电缆事件，应先确定源阻抗、耦合和重复次数，再选择保护。必要时采用分级方案，协调工作电压与脉冲能力。任意增加串联电阻可能保住接收器却让接口无法正常工作。暴露和通信要求必须同时满足，也应考虑保护部件受损后的电路状态。

锁定标准级精确订购型号

应使用 onsemi 标明的 SMF05CT1G，封装为 SC-88-6 / SC-70-6 / SOT-363-6，不能用某种“类似 SMF05C”的六脚阵列替代。制造商将该精确订购型号列为标准级。系列资料提到车载电子，或包含某个 SZ 前缀成员，都不能证明不带前缀的该器件获得车规认证。项目若要求 SZ 器件，应另外核实其精确电压和资格。

替代比较需保留公共阳极结构、2 脚回路定义、工作电压、同类脉冲下残余电压、漏电和最大电容。若电容加倍，更高的脉冲功率不一定是改善；更低电容也不能成为接受超出接收器耐受的钳位电压的理由。封装兼容只是机械起点，是否能替代由电气协调决定。

用验证揭示隐蔽的通道相互影响

施加放电应力前先测功能时序。采用最长允许电缆和最坏上拉条件，使全部五路输入经历规定转换，在接收端测上升、下降时间、逻辑阈值、相关模拟误差及断电注入电流。合格意味着每个边沿满足接口数值时限，每个直流电平保留规定噪声余量；这些限制应在试验前从实际接收器和协议中确定。

然后按产品批准的等级与耦合程序，在连接器施加规定静电序列。除了受扰通道，还要同时监测至少一路保持静态的相邻通道，以及控制器复位和供电。规定可测结果：无永久损坏，无意外复位，无超出允许滤波窗口的错误跳变，并在产品规定时间内恢复。即使器件存活，若公共回路使邻近输入错误触发动作，也不能算合格。

应力序列完成后逐路重测漏电和时序。某一路漏电增加后，在实验室强驱动下仍可能看似正常，连接高阻面板输入时才失效。必须使用实际的上拉和电源状态复测。只有五路相关低速信号能够接受其电容、并共享受控地回路时，SMF05CT1G 才具有吸引力。适用边界来自这些电气检查，而不是一块焊盘装入五路保护的方便程度。